(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-312780

(43)公開日 平成11年(1999)11月9日


(51) Int.Cl. ⁶		識別記号		FΙ						
H01L	25/065			H0	1 L	25/08			Z	
	25/07					21/60		3 0	1 A	
	25/18						311R			
	21/60	3 0 1				23/12			L	
	,	311				-				
			審査請求	有	水簡	≷項の数12	OL	(全 1	1 頁)	最終頁に続く
(21)出願番号	}	特願平 10-121046		(71)	出願人	\ 000004	237			
						日本電	気株式:	会社		
(22)出願日		平成10年(1998) 4月30日				東京都	港区芝	五丁目	7番1月	}
				(72)発明	皆 稲葉	健仁				
						東京都	港区芝	五丁目	7番1号	日本電気株
						式会社	内			
				(72)	発明を					
						東京都	港区芝	五丁目	7番1号	日本電気株
						式会社		_,_		
				(72)	発明					
				(, _,	76-73-1			五十日	7张1년	日本電気株
						式会社		т1 🗅	1 1997 4 7.	7 114-153/17
				(7.4)	代理。			utu	(M A A	4)
				(14)	1 (2里)	人 弁理士	石孙	ie.	(外4名	1 /

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 実装時における半導体装置の一層の薄型化を 図る。電気接続部の信頼性を向上させる。

【解決手段】 半導体装置1の基板2の表面には内部電極6および外部導出用配線7が形成され、その裏面にはスルーホール(不図示)によって外部導出用配線7に導通された半田バンプ8が設けられている。基板2の表面には第1の半導体チップ3が搭載され、基板2の裏面には第2の半導体チップ4が搭載されている。第1の半導体チップ3の電極部は内部配線6の一方のボンディングパッド6aに接続され、第2の半導体チップ4の電極部は、基板2に設けられた開口部5を通されたボンディングワイヤ9b、9cによって、内部配線6の他方のボンディングパッド6a、外部導出用配線7に接続されている。半田バンプ8は、第2の半導体チップ4の厚み以上の高さに形成されている。



【特許請求の範囲】

【請求項1】 表面には外部導出用配線が形成され、裏面には前記外部導出用配線に導通された半田バンプが設けられた基板と、一方の面に電極部が設けられ、該電極部が前記外部導出用配線に接続された状態で前記基板の表面に搭載された第1の半導体チップと、一方の面に電極部が設けられ、該電極部が前記外部導出用配線に接続された状態で前記基板の裏面に搭載された第2の半導体チップとを有する半導体装置であって、

1

前記半田バンプは前記第2の半導体チップの厚み以上の 高さを有することを特徴とする半導体装置。

【請求項2】 前記第2の半導体チップは前記電極部が 設けられている面が前記基板の裏面に向けられた状態で 前記基板の裏面に搭載され、前記基板における前記第2 の半導体チップの電極部が設けられている領域に対向す る部分には開口部が設けられており、前記第2の半導体 チップの電極部と前記外部導出用配線とは前記開口部を 通されたボンディングワイヤによって接続されている請 求項1に記載の半導体装置。

【請求項3】 前記第1の半導体チップは前記外部導出用配線に接続される電極部が設けられている面が表に向けられた状態で前記基板の表面に搭載され、前記基板の表面には前記第1の半導体チップの周囲を囲むように内部配線が形成されており、前記第1の半導体チップの電極部と前記内部配線の一方の端部とはボンディングワイヤによって接続され、前記第2の半導体チップの電極部と前記内部配線の他方の端部および前記外部導出用配線とは前記開口部を通されたボンディングワイヤによって接続されている請求項2に記載の半導体装置。

【請求項4】 前記第2の半導体チップの電極部には半田ボールが設けられ、前記基板の裏面には前記外部導出用配線に導通された電極パッドが設けられており、前記第2の半導体チップは、前記半田ボールが前記電極パッドに接続されることにより前記基板の裏面にフリップチップ接続されている請求項1に記載の半導体装置。

【請求項5】 前記基板の表面における前記第1の半導体装置が搭載される部分にはダイパッドが設けられており、前記第1の半導体装置は導電性接着剤によって前記ダイパッドに接着されている請求項1から4のいずれか1項に記載の半導体装置。

【請求項6】 前記第2の半導体装置は接着テープによって前記基板の裏面に接着されている請求項1,2,3 および5に記載の半導体装置。

【請求項7】 前記基板はリジッドタイプの樹脂製基板である請求項1から6のいずれか1項に記載の半導体装置。

【請求項8】 前記基板はフレキシブルタイプの樹脂製 基板である請求項1から6のいずれか1項に記載の半導 体装置。

【請求項9】 表面に外部導出用配線が形成された基板

の表面に、一方の面に電極パッドが設けられた第1の半 導体チップを搭載し、前記第1の半導体チップの電極部 を前記外部導出用配線に接続する工程と、

前記基板の裏面に、一方の面に電極パッドが設けられた 前記第2の半導体チップを搭載し、前記第2の半導体チ ップの電極部を前記外部導出用配線に接続する工程と、 前記基板の裏面に、前記外部導出用配線に導通され、前 記第2の半導体チップの厚み以上の高さに形成された半 田バンプを設ける工程とを有する半導体装置の製造方 10 法。

【請求項10】 前記基板のうちの前記第2の半導体チップの電極部が設けられている領域に対向する部分には 開口部が設けられており、前記基板の裏面に、一方の面 に電極パッドが設けられた前記第2の半導体チップを搭 載し、前記第2の半導体チップの電極部を前記外部導出 用配線に接続する工程は、前記第2の半導体チップを前 記電極部が設けられている面を前記基板の裏面に向けた 状態で前記基板の裏面に搭載する工程と、

前記第2の半導体チップの電極部と前記外部導出用配線 20 とを、前記開口部を通されたボンディングワイヤによっ て接続する工程とからなる請求項9に記載の半導体装置 の製造方法。

【請求項11】 前記基板のうちの前記第2の半導体チップの電極部が設けられている領域に対向する部分には 開口部が設けられているとともに、前記基板の表面には 前記第1の半導体チップの周囲を囲むように内部配線が 形成されており、前記表面に外部導出用配線が形成され た基板の表面に、一方の面に電極パッドが設けられた第 1の半導体チップを搭載し、前記第1の半導体チップの 電極部を前記外部導出用配線に接続する工程は、前記第 1の半導体チップを前記電極部が設けられている面を表 に向けた状態で前記基板の表面に搭載する工程と、

前記第1の半導体チップの電極部と前記内部配線の一方 の端部とをボンディングワイヤによって接続する工程と からなり、 前記基板の裏面に、一方の面に電極パッドが設けられた

前記第2の半導体チップを搭載し、前記第2の半導体チップの電極部を前記外部導出用配線に接続する工程は、 前記第2の半導体チップを前記電極部が設けられている 面を前記基板の裏面に向けた状態で前記基板の裏面に搭 載する工程と、

前記第2の半導体チップの電極部と前記外部導出用配線 とを、前記開口部を通されたボンディングワイヤによっ て接続する工程とからなり、

さらに、前記第2の半導体チップの電極部と前記内部配線の他方の端部とを、前記開口部を通されたボンディングワイヤによって接続する工程を有する請求項9に記載の半導体装置の製造方法。

【請求項12】 前記第2の半導体チップの電極部には 50 半田ボールが設けられ、前記基板の裏面には前記外部導

出用配線に導通された電極パッドが設けられており、前 記基板の裏面に、一方の面に電極パッドが設けられた前 記第2の半導体チップを搭載し、前記第2の半導体チッ プの電極部を前記外部導出用配線に接続する工程は、前 記半田ボールを前記電極パッドに接続させることにより 前記第2の半導体チップを前記基板の裏面にフリップチ ップ接続させる工程である請求項9に記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マルチチップモジ ュール構造を有する半導体装置およびその製造方法に関 する。さらに詳しくは、ロジックチップとメモリチップ とが混載された半導体装置や、メモリ容量を増加させる ために複数のメモリチップが搭載された半導体装置、ま たは製造プロセスや材料が異なる複数の半導体チップが 搭載された半導体装置、およびその製造方法に関する。

[0002]

【従来の技術】図7は、特開平9-181256号公報 に開示された従来の半導体装置を示す断面図である。

【0003】図7に示すように、上記従来の半導体装置 は、複数の半導体素子102が両面に搭載された半導体 素子搭載基板103が、半田バンプ等の外部接続端子1 01 aが裏面に設けられた外部接続端子支持基板101 の上に、半田104によって電気的に接続された状態で 支持されている。半導体素子搭載基板103の周囲は、 封止樹脂105によって封止されている。

【0004】各半導体素子102は、半導体素子搭載基 板103上に形成された配線パターン103aに対して ボンディングワイヤ106によって接続され、さらに、 半導体素子搭載基板103上の配線パターン103aと 外部接続端子支持基板101上の配線パターン101b とは、ボンディングワイヤ107によって接続されてい る。従って、各半導体素子102と外部接続端子101 aとは電気的に接続されている。

【0005】ここで、半導体素子搭載基板103に対す る半導体素子102の実装工程について説明する。

【0006】半導体素子搭載基板103に対する半導体 素子102の実装工程では、まず、半導体素子搭載基板 103の一方の面に半導体素子102を搭載し、基板1 03と半導体素子102とをワイヤボンディングによっ て接続する。続いて、半導体素子搭载基板103を裏返 す。次に、半導体素子搭載基板103の他方の面に半導 体素子102を搭載し、基板103と半導体素子102 とをワイヤボンディングによって接続する。以上によ り、半導体素子搭載基板103の両面に半導体素子10 2が搭哉される。

【0007】上記のように構成された従来の半導体装置 では、半導体素子搭載基板103の両面が半導体素子1 02の搭載面として用いられるため、半導体素子搭載基

50

4

板103に複数の半導体素子102を搭載することが容 易となっている。さらに、外部接続端子支持基板101 と半導体素子搭載基板103との電気的接続部分を共通 にすることによって、半導体素子搭載基板103に種類 が異なる複数の半導体素子102が搭載されている場合 であっても、その外部接続端子支持基板101および半 導体素子搭載基板103を汎用的に使用することができ るので、製造コストの低減化が図られている。

【0008】図8は従来の他の半導体装置の一部を破断 10 した状態で示す透視平面図、図9は図8に示した半導体 装置を示す断面図である。

【0009】図8および図9に示す従来の半導体装置 は、表面に配線パターン208が形成された基板201 の上に第1の半導体チップ202が搭載され、さらに、 第1の半導体チップ202の上には、絶縁性の接着テー プ207等によって第2の半導体チップ203が接着さ れており、複数の半導体チップが積載されたチップスタ ック構造を有している。各半導体チップ201,202 は、それぞれボンディングパッドが形成されている面が 20 上に向けられた状態で、基板201上に搭載されてい る。また、基板201の裏面には、半田バンプ205が 設けられている(図9参照)。

【0010】第1の半導体チップ202と第2の半導体 チップ203とは、各半導体チップのボンディングパッ ド同士を結練するボンディングワイヤ204aによって 接続されている。さらに、第1の半導体チップ202と 基板201の配線パターン208とはボンディングワイ ヤ204bによって接続され、第2の半導体チップ20 3と基板201の配線パターン208とはボンディング 30 ワイヤ204cによって接続されている。なお、基板2 01の表面に形成された配線パターン208と、基板2 01の裏面に設けられた半田バンプ205とは、スルー ホール(不図示)を介して接続されている。従って、各 半導体チップ202、203と半田バンプ205とは電 気的に接続されている。さらに、基板201の上面は、 配線パターン208、各半導体チップ203,204お よび各ボンディングワイヤを密封するように、封止樹脂 206によって封止されている。

【0011】ここで、図8および図9に示すように構成 された従来の半導体装置の製造工程について説明する。 40 【0012】まず最初に、基板201の上面に銀ペース ト等の導電性接着剤を塗布し、第1の半導体チップ20 2を基板201の上面に接着させる。次に、第1の半導 体チップ202の上面に絶縁性の接着テープ207等を 張り付け、第1の半導体チップ202の上に第2の半導 体チップ203を接着させる。その後、上記のように各 半導体チップ202、203が搭載された基板201を ベーキングする。次に、一般的なワイヤボンディング法 により、各半導体チップ202,203および基板20 1に対して、各ポンディングワイヤ204a, 204

b、204cのボンディング作業を行う。次に、基板2 01の上面に封止樹脂206を流し込み、各半導体チッ プ203、204、配線パターン208および各ボンデ ィングワイヤを密封させる。最後に、基板201の裏面 において、各スルーホールに半田バンプ205を接合す る。以上の製造工程により、上記従来の半導体装置が構 成される。

[0013]

【発明が解決しようとする課題】しかしながら、図7に 示した従来の半導体装置では、半導体素子102が搭載 される基板として、外部接続端子支持基板101と半導 体素子搭載基板103との2つの基板が必要となるた め、半導体装置の部品点数が増加し、半導体装置のコス トを低減する妨げとなっていた。さらに、外部接続端子 支持基板101の上に半導体素子搭載基板103が支持 される構成であるため、本従来例の半導体装置は少なく ても2枚の基板を合わせた厚みよりも厚くなるため、パ ッケージの薄型化を図ることが困難であった。

【0014】加えて、半導体素子搭載基板103に対す る半導体素子102の実装工程において、半導体素子搭 載基板103の一方の面に半導体素子102を実装した 後に半導体素子搭載基板103を裏返す必要があるた め、ワイヤボンディング工程が複雑化するという問題が あった。さらに、半導体素子搭載基板103を裏返すと きに、実装装置の基板搬送治具(不図示)によって、既 に結線されたボンディングワイヤ106が押しつぶされ ること等により、ワイヤー同士の接触によるワイヤー間 のショートが発生するおそれがあった。そのため、半導 体装置の生産歩留まりおよび品質を向上させる妨げとな っていた。

【0015】一方、図8および図9に示した従来の他の 半導体装置では、第2の半導体チップ202と基板20 1とを結線するボンディングワイヤ204bが比較的長 くなるため、封止樹脂205を流し込む際にボンディン グワイヤ204bが撓むことによって隣接するボンディ ングワイヤに接触する現象(当業者間では、「ワイヤー 流れ」といわれている。)が生じ、ワイヤー間にショー トが発生するおそれがあった。

【0016】本従来例の半導体装置は、1枚の基板20 1の上に半導体チップ202,203が積層されている 構成であるため、2枚の基板が積層された図7に示す従 来の半導体装置に比べて薄型化されている。しかし、近 年では、特に携帯型パソコンや携帯電話等の分野におい て高密度実装化が進み、これに伴って実装時における半 導体装置の取付け高さをより低くすることが求められる ようになっている。

【0017】そこで本発明は、実装時に一層の薄型化を 図ることができる半導体装置を提供することを目的とす

【0018】さらに、本発明は、電気接続部の信頼性を

6 向上させることができる半導体装置を提供することを目 的とする。

[0019]

【課題を解決するための手段】上記目的を達成するた め、本発明の半導体装置は、表面には外部導出用配線が 形成され、裏面には前記外部導出用配線に導通された半 田バンプが設けられた基板と、一方の面に電極部が設け られ、該電極部が前記外部導出用配線に接続された状態 で前記基板の表面に搭載された第1の半導体チップと、 10 一方の面に電極部が設けられ、該電極部が前記外部導出 用配線に接続された状態で前記基板の裏面に搭載された 第2の半導体チップとを有する半導体装置であって、前 記半田バンプは前記第2の半導体チップの厚み以上の高 さを有することを特徴とする。

【0020】上記のように構成された本発明の半導体装 置は、外部実装基板等に実装されると、半田バンプ自身 の高さによって、半導体装置の基板と外部実装基板との 間に隙間が形成され、基板の裏面に搭載された第2の半 導体チップが上記の隙間に収容されるため、第2の半導 体チップが上記の隙間に収納される分だけ、実装時にお ける半導体装置の取付け高さがより低くなる。

【0021】また、前記第2の半導体チップは前記電極 部が設けられている面が前記基板の裏面に向けられた状 態で前記基板の裏面に搭載され、前記基板における前記 第2の半導体チップの電極部が設けられている領域に対 向する部分には開口部が設けられており、前記第2の半 導体チップの電極部と前記外部導出用配線とは前記開口 部を通されたボンディングワイヤによって接続されてい る構成とすることにより、基板の片面のみに対する結線 30 作業によって、基板の両面に搭載された各半導体チップ の結線を行うことが可能となる。そのため、半導体装置 の結線工程において基板を裏返す必要がないので、結線 工程が簡素化されるとともに、既に結線されたボンディ ングワイヤが押しつぶされること等の不具合が発生する ことが防止される。

【0022】さらに、前記第1の半導体チップは前記外 部導出用配線に接続される電極部が設けられている面が 表に向けられた状態で前記基板の表面に搭載され、前記 基板の表面には前記第1の半導体チップの周囲を囲むよ うに内部配線が形成されており、前記第1の半導体チッ プの電極部と前記内部配線の一方の端部とはボンディン グワイヤによって接続され、前記第2の半導体チップの 電極部と前記内部配線の他方の端部および前記外部導出 用配線とは前記開口部を通されたボンディングワイヤに よって接続されている構成とすることにより、それぞれ の接続に用いられるボンディングワイヤを比較的短くす ることが可能となるため、基板に封止樹脂を流し込む際 に、ボンディングワイヤが「ワイヤー流れ」を引き起こ すおそれが低減され、半導体装置の生産歩留まりおよび 品質を向上させることが可能となる。 50

【0023】また、前記第2の半導体チップの電極部には半田ボールが設けられ、前記基板の裏面には前記外部 導出用配線に導通された電極パッドが設けられており、 前記第2の半導体チップは、前記半田ボールが前記電極 パッドに接続されることにより前記基板の裏面にフリッ プチップ接続されている構成としてもよい。

【0024】さらに、前記基板の表面における前記第1の半導体装置が搭載される部分にはダイパッドが設けられており、前記第1の半導体装置は導電性接着剤によって前記ダイパッドに接着されている構成としてもよい。 【0025】さらには、前記第2の半導体装置は接着テープによって前記基板の裏面に接着されている構成としてもよい。

【0026】加えて、前記基板はリジッドタイプの樹脂 製基板である構成としてもよく、あるいは、前記基板は フレキシブルタイプの樹脂製基板である構成としてもよ い。

【0027】また、本発明の半導体装置の製造方法は、表面に外部導出用配線が形成された基板の表面に、一方の面に電極パッドが設けられた第1の半導体チップを搭載し、前記第1の半導体チップの電極部を前記外部導出用配線に接続する工程と、前記基板の裏面に、一方の面に電極パッドが設けられた前記第2の半導体チップを搭載し、前記第2の半導体チップの電極部を前記外部導出用配線に接続する工程と、前記基板の裏面に、前記外部導出用配線に導通され、前記第2の半導体チップの厚み以上の高さに形成された半田バンプを設ける工程とを有する。

【0028】これにより、外部実装基板等に実装されると、半導体装置の基板と外部実装基板との間に、基板の 裏面に搭載された第2の半導体チップが上記の隙間に収容される隙間が半田バンプ自身の高さによって形成され、実装時における取付け高さがより低くなる半導体装置が製造される。

【0029】さらに、前記基板のうちの前記第2の半導体チップの電極部が設けられている領域に対向する部分には開口部が設けられており、前記基板の裏面に、一方の面に電極パッドが設けられた前記第2の半導体チップを搭載し、前記第2の半導体チップの電極部を前記外部導出用配線に接続する工程は、前記第2の半導体チップを前記電極部が設けられている面を前記基板の裏面に存載する工程と、前記第2の半導体チップの電極部と前記外部導出用配線とを、前記開口部を通されたボンディングワイヤによって接続する工程とからなる構成とすることにより、半導体を裏返す必要がなくなり、結線工程が簡素化されるとともに、既に結線されたボンディングワイヤが押しつぶされること等の不具合が発生することが防止される。

【0030】さらには、前記基板のうちの前記第2の半

導体チップの電極部が設けられている領域に対向する部 分には開口部が設けられているとともに、前記基板の表 面には前記第1の半導体チップの周囲を囲むように内部 配線が形成されており、前記表面に外部導出用配線が形 成された基板の表面に、一方の面に電極パッドが設けら れた第1の半導体チップを搭載し、前記第1の半導体チ ップの電極部を前記外部導出用配線に接続する工程は、 前記第1の半導体チップを前記電極部が設けられている 面を表に向けた状態で前記基板の表面に搭載する工程 と、前記第1の半導体チップの電極部と前記内部配線の 10 一方の端部とをボンディングワイヤによって接続する工 程とからなり、前記基板の裏面に、一方の面に電極パッ ドが設けられた前記第2の半導体チップを搭載し、前記 第2の半導体チップの電極部を前記外部導出用配線に接 続する工程は、前記第2の半導体チップを前記電極部が 設けられている面を前記基板の裏面に向けた状態で前記 基板の裏面に搭載する工程と、前記第2の半導体チップ の電極部と前記外部導出用配線とを、前記開口部を通さ れたボンディングワイヤによって接続する工程とからな り、さらに、前記第2の半導体チップの電極部と前記内 部配線の他方の端部とを、前記開口部を通されたボンデ ィングワイヤによって接続する工程を有する構成とする ことにより、それぞれの接続に用いられるボンディング ワイヤを比較的短くすることが可能となり、基板に封止 樹脂を流し込む際に、ボンディングワイヤが「ワイヤー 流れ」を引き起こすおそれが低減され、半導体装置の生 産歩留まりおよび品質を向上させることが可能となる。

【0031】また、前記第2の半導体チップの電極部には半田ボールが設けられ、前記基板の裏面には前記外部 導出用配線に導通された電極パッドが設けられており、 前記基板の裏面に、一方の面に電極パッドが設けられた 前記第2の半導体チップを搭載し、前記第2の半導体チップの電極部を前記外部導出用配線に接続する工程は、 前記半田ボールを前記電極パッドに接続させることにより前記第2の半導体チップを前記基板の裏面にフリップ チップ接続させる工程である構成としてもよい。

[0032]

30

【発明の実施の形態】次に、本発明の実施形態について 図面を参照して説明する。

【0033】(第1の実施形態)図1は、本発明の半導体装置の第1の実施形態の一部を破断して示す透視平面図、図2は図1に示した半導体装置の断面図である。

【0034】図1および図2に示すように、本実施形態の半導体装置1は、基板2の表面に設けられたダイパッド(不図示)の上に、第1の半導体チップ3が銀ペースト等の導電性接着剤によって接着され、さらに、基板2の裏面には第2の半導体チップ4がLOC(Lead On Chip)用テープ等の接着テープ10によって接着されている。各半導体チップ3,4は、それぞれ電極部が形成されている面が上に向けられた状態で、基板2に搭載され

ている。

【0035】図1に示すように、基板2の表面には、第 1の半導体チップ3と第2の半導体チップ4とを接続す るために用いられる内部配線6が、ダイパッドに搭載さ れた第1の半導体チップ3の周囲を囲むように形成され ているとともに、半導体装置1内部の回路を外部の実装 基板等に接続させるための外部導出用配線7が形成され ている。

9

【0036】内部配線6の両端部にはボンディングパッド6aが形成されており、また、各外部導出用配線7の一方の端部にはボンディングパッド7aが形成され、その他方の端部には基板2の裏面に接続されたスルーホール7bが形成されている。さらに、基板2の裏面において、各スルーホール7b上には、少なくとも第2の半導体チップ4の厚み以上の高さを有する半田バンプ8が設けられている(図2参照)。

【0037】また、図1および図2に示すように、基板2には、内部配線6と外部導出用配線7との間であって、第2の半導体チップ4の電極部が設けられている領域に対向する部分に、開口部5が設けられている。

【0038】第1の半導体チップ3の電極部と内部配線6の一方のボンディングパッド6aとは、ボンディングワイヤ9aによって接続されている。さらに、第2の半導体チップ4の電極部と内部配線6の他方のボンディングワイヤ9bによって接続され、第2の半導体チップ4の電極部と基板2の外部導出用配線7とは、基板2の開口部5を通されたボンディングワイヤ9cによって接続されている。従って、第1の半導体チップ3は、内部配線6、第2の半導体チップ4および外部導出用配線7を介して半田バンプ8に接続され、第2の半導体チップ4は外部導出用配線7を介して半田バンプ8に接続されている。

【0039】さらに、図2に示すように、基板2の表面および裏面は、各半導体チップ3,4、各配線6,7および各ボンディングワイヤ9a,9b,9cを密封するように、封止樹脂11によって封止されている。

【0040】次に、上記に説明した半導体装置1の製造工程について、図3(a)~(c)および図4(d)~(f)を参照して説明する。図3および図4は、図1等に示した半導体装置1の一連の製造工程を示す断面図(各図(i))および平面図(各図(ii))である。

【0041】本実施形態の半導体装置1の製造工程では、まず、図3(a)に示すように、表面に内部配線6 および外部導出用配線7が形成され、さらに内部配線6 と外部導出用配線7との間に開口部5が設けられた基板2の裏面のうち、第2の半導体チップ4が搭載される部分に、LOC(Lead On Chip)用テープ等の接着テープ10を貼り付ける。

【0042】次に、図3(b)に示すように、基板2の

裏面に貼り付けられた接着テープ10上に、第2の半導体チップ4を接着させる。このとき、第2の半導体チップ4の電極ペッドが設けられている領域が基板2の開口部5に対向するように、基板2に対する第2の半導体チップ4の位置合わせを行う。

10

【0043】次に、基板2の表面に設けられたダイパッド(不図示)の上に銀ペースト等の導電性接着剤(不図示)を塗布する。続いて、図3(c)に示すように、第1の半導体チップ3を、電極パッドが設けられている面を上にして、基板2に設けられたダイパッドの上に接着させる。続いて、ベーク作業を行い、導電性接着剤を硬化させる。

【0044】次に、図4(d)に示すように、第1の半導体チップ3と基板2の内部配線6とをボンディングワイヤ9aによって接続する。続いて、第2の半導体チップ4と基板2の内部配線6とをボンディングワイヤ9bによって接続するとともに、第2の半導体チップ4と基板2の外部導出用配線7とをボンディングワイヤ9cによって接続する。このとき、各ボンディングワイヤ9b,9cは、基板2の開口部5を通して第2の半導体チップ4に接続される。

【0045】次に、図4(e)に示すように、基板2の表面および裏面に封止樹脂9を流し込んで、各半導体チップ3,4、各配線6,7および各ボンディングワイヤ9a,9b,9cを封止樹脂9で密封した後、封止樹脂9を固化させる。

【0046】最後に、図4(f)に示すように、基板2の裏面において、各外部導出用配線7の一方の端部に形成された各スルーホール7b(図1参照)上に、半田バ30ンプ8を第2の半導体チップ4の厚み以上の高さに形成する。以上の工程により、半導体装置1が完成する。

【0047】上記のように構成されたBGA(Ball Grid Array)型の半導体装置1は、図5に示すように外部実装基板等に実装されると、半田バンプ8自身の高さによって、半導体装置1の基板2と外部実装基板との間に隙間が形成され、基板2の裏面に搭載された第2の半導体チップ4が上記の隙間に収容される。本実施形態の半導体装置1は、図8等に示した従来のチップスタック型の半導体装置とパッケージ自体の厚みは変わらないものの、第2の半導体チップ4が上記の隙間に収納される分だけ、実装時における半導体装置1の取付け高さをより低くすることができる。

【0048】また、本実施形態の半導体装置1は、図7に示した従来の半導体装置と同様に、半導体チップが基板2の両面に搭載されている構成である。しかし、本実施形態では、基板2の裏面側に搭載された第2の半導体チップ4と、基板2の表面に設けられた各配線6,7とが、基板2の開口部5を通されたボンディングワイヤ9b,9cによって接続されるため、片面のみに対するボンディング作業(結線作業)によって、両面に搭載され

た各半導体チップのワイヤボンディングを行うことができる。そのため、半導体装置1のワイヤボンディング工程 (結線工程) において基板2を裏返す必要がないので、ワイヤボンディング工程を簡素化することができるとともに、既に結線されたボンディングワイヤが押しつぶされること等の不具合が発生することを防止すること

ができる。

11

【0049】さらに、本実施形態の半導体装置1では、第1の半導体チップ3が内部配線6および第2の半導体チップ4を介して外部導出用配線7に接続されているため、それぞれの接続に用いられるボンディングワイヤを比較的短くすることができる。そのため、基板2に封止樹脂9を流し込む際に、ボンディングワイヤが「ワイヤー流れ」を引き起こすおそれが低減され、半導体装置1の生産歩留まりおよび品質を向上させることが可能となる。

【0050】なお、本実施形態で用いられる基板2は、いわゆるリジッドタイプの樹脂基板であってもよく、あるいはいわゆるフレキシブルタイプの樹脂基板であってもよい。

【0051】また、各半導体チップ3,4は、ロジックチップやメモリチップである構成であってもよく、さらには、構成材料や製造プロセスが互いに異なるチップであってもよい。さらに、それぞれ複数の半導体チップ3.4が基板2に搭載される構成であってもよい。

【0052】 (第2の実施形態) 図6は、本発明の半導体装置の第2の実施形態の一部を破断した状態で示す断面図である。

【0053】図6に示すように、本実施形態の半導体装置21は、基板22の表面に設けられたダイパッド(不図示)の上に第1の半導体チップ23が銀ペースト等の導電性接着剤によって接着され、さらに、基板2の裏面に設けられた電極パッド(不図示)の上には、第2の半導体チップ24が、第2の半導体チップ24の電極部に設けられた半田ボール27を介してフリップチップ接続されている。第1の半導体チップ23は、電極部が設けられている面が上に向けられた状態で、基板22上に搭載されている。

【0054】基板22の表面には、半導体装置21内部の回路を外部の実装基板等に接続させるための配線25が設けられており、配線25の一方の端部にはボンディングパッド25aが上記のダイパッドに搭載された第1の半導体チップ23の周囲を囲むように形成され、他方の端部には基板22の裏面に接続された第1のスルーホール(不図示)が形成されている。基板22の裏面において、各スルーホール上には第2の半導体チップ24の厚み以上の高さを有する半田バンプ28が接合されている。さらに、基板22の表面に設けられた配線25と基板22の裏面に設けられた電極パッドとは、第2のスルーホール(不図示)によって接続されている。

【0055】第1の半導体チップ23の電極部と配線25のボンディングパッド25aとは、ボンディングワイヤ26によって接続されている。さらに、第2の半導体チップ24と配線25とは、上記の第2のスルーホールを介して接続されている。従って、各半導体チップ23,24は配線25を介して半田バンプ8に接続されている。

【0056】さらに、基板22の表面および裏面は、各 半導体チップ23,24、配線25および各ボンディン 10 グワイヤ26を密封するように、封止樹脂29によって 封止されている。

【0057】次に、上記に説明した半導体装置21の製造工程について説明する。

【0058】本実施形態の半導体装置21の製造工程では、まず、基板22の表面に設けられたダイパッド(不図示)の上に銀ペースト等の導電性接着剤(不図示)を塗布する。続いて、第1の半導体チップ23を、電極部が設けられている面を上にして、基板22に設けられたダイパッドの上に接着させる。続いて、ベーク作業を行20 い、導電性接着剤を硬化させる。

【0059】次に、基板22の裏面に設けられた電極パッドと、第2の半導体チップ24の電極部に設けられた半田ボール27との位置合わせを行い、半田ボール27をリフローすることにより、基板22の裏面に第2の半導体チップ24をフリップチップ接続する。

【0060】次に、第1の半導体チップ23と基板22 の配線25とをボンディングワイヤ26によって接続する。続いて、基板22の表面および裏面に封止樹脂29 を流し込んで各半導体チップ23,24、配線25およ 30 びボンディングワイヤ26を封止樹脂29で密封した 後、封止樹脂29を固化させる。

【0061】最後に、基板22の裏面において、各配線25の一方の端部に形成された各第1のスルーホール上に、半田バンプ28を第2の半導体チップ24の厚み以上の高さに形成する。以上の工程により、半導体装置21が完成する。

【0062】本実施形態の半導体装置21においても、 図2等に示した第1の実施形態の半導体装置1と同様 に、外部実装基板等に実装されると半田バンプ28自身 40 の高さによって基板22と外部実装基板との間に隙間が 形成され、基板22の裏面に搭載された第2の半導体チ ップ24が上記の隙間に収容される。そのため、第2の 半導体チップ24が上記の隙間に収納される分だけ、実 装時における半導体装置21の取付け高さをより低くす ることができる。

【0063】また、本実施形態の半導体装置21では、 第2の半導体チップ24がフリップチップ接続によって 基板22の裏面に搭載されるため、ワイヤボンディング 作業(結線作業)が行われるのは、第1の半導体チップ 50 23と配線25との接続箇所のみである。従って、ワイ

ヤボンディング作業は基板22の片面のみに対して行われるので、半導体装置21のワイヤボンディング工程

13

(結線工程)において基板22を裏返す必要がなく、ワイヤボンディング工程を簡素化することができるとともに、既に結線されたボンディングワイヤが押しつぶされること等の不具合が発生することを防止することができる。

【0064】さらに、上述したように、配線25のボンディングパッド25aは、ダイパッド上に搭載された第1の半導体チップ23を囲むように形成されているため、配線25のボンディングパッド25aと、ダイパッド上に搭載された第1の半導体チップ23の電極部とは、互いに近接して配置されることとなる。従って、第1の半導体チップ23と配線25との接続に用いられるボンディングワイヤを比較的短くすることができるので、基板22に封止樹脂29を流し込む際に、ボンディングワイヤが「ワイヤー流れ」を引き起こすおそれが低減され、半導体装置21の生産歩留まりおよび品質を向上させることが可能となる。

[0065]

【発明の効果】以上説明したように、本発明は、基板の 裏面に設けられた半田バンプが、基板の裏面に搭載され た第2の半導体チップの厚み以上の高さを有するので、 本発明の半導体装置が外部実装基板等に実装されると、 第2の半導体チップが半田バンプ自身の高さによって半 導体装置の基板と外部実装基板等との間に収納されるた め、第2の半導体チップが上記の隙間に収納される分だ け、実装時における半導体装置の取付け高さをより低く することができる。

【0066】さらに、基板のうちの第2の半導体チップの電極部が設けられている領域に対向する部分に開口部を設け、第2の半導体チップを電極部が設けられている面を基板の裏面に向けた状態で基板の裏面に搭載し、第2の半導体チップの電極部と外部導出用配線とを、開口部を通されたボンディングワイヤによって接続することにより、半導体装置の結線工程において基板を裏返す必

要がなくなり、結線工程を簡素化することができるとともに、既に結線されたボンディングワイヤが押しつぶされること等の不具合が発生することを防止することができ、電気接続部の信頼性を向上させることができる。

【図面の簡単な説明】

【図1】本発明の半導体装置の第1の実施形態の一部を 破断した状態で示す透視平面図である。

【図2】図1に示した半導体装置の断面図である。

【図3】図1等に示した半導体装置の一連の製造工程を 10 示す断面図および平面図である。

【図4】図1等に示した半導体装置の一連の製造工程を 示す断面図および平面図である。

【図5】図2等に示した半導体装置を外部実装基板に実 装させた状態で示す断面図である。

【図6】本発明の半導体装置の第2の実施形態の一部を 破断した状態で示す断面図である。

【図7】従来の半導体装置を示す断面図である。

【図8】従来の他の半導体装置の一部を破断した状態で 示す誘視平面図である。

20 【図9】図8に示した従来の他の半導体装置を示す断面図である。

【符号の説明】

1,21 半導体装置

2,22 基板

3, 23 第1の半導体チップ

4,24 第2の半導体チップ

5 開口部

6 内部配線

6a, 7a, 25a ボンディングパッド

0 7 b スルーホール

8,28 半田バンプ

9a, 9b, 9c, 26 ボンディングワイヤ


10 接着テープ

11,29 封止樹脂


25 配線


27 半田ボール

【図2】




【図1】







【図6】 【図5】 21 半導体装置 半導体装置 29 對止樹脂 1 ボンディングバッド 基板 25a 配線 23 第1の | 半導体チップ 基板 25 22 間網 27 第2の半導体チップ 半田バンプ 半田ボル 外部奥装基板 28 24 半田パンプ 第2の半導体チップ

【図7】



[図8]





フロントページの続き

(51) Int. C1. ⁶ 識別記号

FΙ

HO1L 23/12